３段構成の全段差動プッシュプルでは、初段に FET を使いドライバ段と直結にする構成が定石化されていて、初段 FET は Idss の特性を 1% 程度の精度でペア組みしたものを使用することがお約束となっています。ぺるけさんの作例を見ると、全段差動プッシュプルだけでなく（私の確認した限りでは）差動回路では例外無く選別した FET が実装されています。さらに、ぺるけさんはペア組みした FET の頒布までやっておられてので、おそらく世の中に存在する全段差動プッシュプルアンプのほとんどに選別品の FET が使われている……と思います。FET を選別する理由については、ぺるけさんのＨＰを全体的に読むと次の２点に集約されると考えられます。
後者の温度特性を揃えることについては、トランジスタ式ミニワッターのページで言及がなされています。ただ、当然ながらトランジスタ式アンプの回路構成は真空管式全段差動プッシュプルとは全くの別物なので、初段 FET ペアの温度特性のずれが３段構成全段差動プッシュプルにもたらす影響は？なところがありますので、ここでは脇に置いておくことにします。
前者については、全段差動プッシュプルの作例のページで「DCバランスを無調整にするため」と説明があります。ぺるけさんのＨＰから該当箇所を引用しますと、
つまり、本機のように初段の共通ソースに DC バランス調整用の半固定抵抗を追加すれば精密な選別は不要である、ということです。
ところで、このことを逆説的に考えると、初段の DC バランスが崩れてしまうと３段構成全段差動プッシュプルアンプは本来の性能を発揮できない、ということになります。本機には DC バランス調整回路を実装していますので、わざと初段の DC バランスを崩してしまうことも、やろうと思えば可能です。そうすれば、差動回路のバランスが崩れて歪み率が悪化するはず。
ネットを見渡すと DC バランス調整用の回路を実装した作例はちらほら見かけたのですが、このような実験を行った人はまだ誰もいなさそうです。そりゃ音が悪くなりそうな実験は誰もやらないよなぁ……ということで、おそらくまだ誰もやっていなかったであろう実験を行うことにしました。
（歪み率）
本機の R-ch は初段 FET にそれぞれ 0.885mA が流れるように DC バランスを調整していますが、調整用ボリュームを振り切ることで 0.909mA / 0.865mA （つまり最大で 5.0%）のアンバランスをつけることが可能でした。両者の条件で歪み率を測定して差を検証することにした結果がこちらです。（⊿I = 0.0% はアンバランスなし、⊿i = 5.0% は 5.0% のアンバランスありのグラフです）
（測定環境）Windows 10 Pro, WaveSpectra 1.51, USB Audio Device 96kHz 24bit, WASAPI Driver
なんということでしょう、初段のDCバランスを5%崩してみても、歪み率への影響はほぼ無し。
……えーと、つまりですね。このデータが意味するところは
全段差動プッシュプルアンプの製作にあたり、皆が血眼になって FET の精密なペア取りをしたけれど、実は無駄な努力だったかもしれない
ということです (^^;
ぺるけさんの説明の裏付け確認をするつもりが、予想外の結果になってしまいました。ただし、この実験結果は初段 FET の DC バランスに 5% 程度のアンバランスがあってもアンプの歪み率への影響はほとんど出ないことが分かっただけであって、初段 FET の選別そのものが不要であるということを意味しません。では、アンバランスが 20 ～ 30% くらい大きくなったらどうなるか？ということも調べたくはなってきますが、少なくとも初段 FET の共通ソースにある 20Ω の可変ボリュームを抵抗値が大きいものに取り換える必要があり、半田ごてで部品交換する際に熱で FET を痛めるリスクを考えるとお手軽に試してみる気にはなれません。
それはさておき、なぜ初段 FET の DC バランスが崩れてもアンプの歪み率に影響が出ないのかは調べておきたいところです。まずは取っ掛かりに増幅回路各部の DC/AC 電圧を測定することにしました。アンバランスあり／なし、それぞれの場合について電圧を測定した結果を下図に示します（商用電源電圧がおよそ 101V のときの測定値です）。
電圧は DC/AC いずれも横河のディジタルマルチメーター 732-02 で測定しました。ディジタルマルチメータ (DMM) で 1kHz 以上の交流信号の電圧を測定しようとすると実際よりも低い電圧が出てしまうため、アンプの LINE IN 端子に 400Hz の信号を入力して AC 電圧を測定しています。( ) で括られた電圧値が AC 電圧、そうでない電圧値が DC 電圧です。
アンバランスなしの場合、初段 2SK30A のドレイン電圧は A, B いずれも 15.45V なので、ドライバ段 6FQ7 のバイアスは A, B とも -3.38V と同じ値になります。それでも 6FQ7 のプレート電圧に 1.6V の差がついているのは、6FQ7 の三極管ユニット A, B に個体ばらつきがあるためです。ドライバ段のプレート負荷抵抗をマーカー値通りの 33kΩ として計算してみますと、6FQ7 のユニット A には 2.27mA、ユニット B には 2.32mA の電流が流れていることになります。つまりドライバ段のプレート電流は 2% のアンバランスがあります。
にも関わらず、アンプ出力が 1V（8Ω 負荷で 0.125W）のときの歪み率を上のグラフで見てみると、軽く 0.1% を下回っています。つまり、ドライバ段に使用している双三極管のユニットの特性が揃っていなくても、プッシュプル回路では歪み率への悪影響はありません。（真空管のマーケットではユニット間の特性が揃った選別品の双三極管が売られていることがありますが、わざわざそれを使用しなければならない必要性はないということです）
さて、話を元に戻して初段のアンバランスが 5% の場合を見てみますと、初段 2SK30A のドレイン電圧は A ～ B 間で 0.4V の差がついています。ドライバ段 6FQ7 のバイアスも 0.4V の差がつくことになり、バイアスが深い A のプレート電流が少なくてプレート電圧は高く、バイアスが浅い B のプレート電流は多くてプレート電圧は低くなります。6FQ7 のユニット A に流れる電流は 2.17mA、ユニット B に流れる電流は 2.41mA となり、アンバランスなしの場合と比べて約 0.1mA ずつ増減していることになります。その一方で、A ～ B 間のプレート電圧差は 1.6V から 7.9V に拡大しています。
その一方で、初段の DC バランスを崩したことで回路各部の DC 電圧が変動したにも関わらず、AC 電圧（つまりオーディオ信号の成分）の値はほとんど変化がありませんでした。直結回路の前段で少々DCバランスが釣り合っていなくても、差動回路が勝手に補正してくれるということなのでしょうか。
そうなると、なぜ「初段のDCバランスを揃える必要がある」と考えられるようになったのか、その理由を探さなければならないでしょう。ぺるけさんのＨＰを探していると、ベーシックアンプの三段構成化のページに以下の説明が見つかりました。
今までは何の疑いもなくこの説明書きをスルーしていたのですが、一つずつ確認していきます。まず、本機の初段 FET のドレイン電流は 0.909mA / 0.865mA でしたので、ドレイン電圧の差は 0.4V です。そして、測定した AC 電圧からドライバ段 A, B の平均利得を計算すると (2.604 + 2.603) / (0.178 + 0.175) = 14.88 倍となるので、プレート電圧に現れる偏差は 0.4V × 14.88 = 5.95V となります。初段のアンバランスを 0% から 5% に増やしたときの 6FQ7 の A, B 間プレート電圧は 7.9V - 1.6V = 6.3V 増えましたので、だいたいですがぺるけさんの説明通りの傾向にはなっていると思います。でも、現実にはアンプの歪み率は悪化しない……
いえ、初段の DC アンバランスによって影響を受けるのはドライバ段の DC 成分のみであって、オーディオ信号である AC 成分はほとんど影響を受けない、ということなのでしょう。Ei 6FQ7 のデータシートをベースにしてドライバ段のロードラインを引いて確認してみます。
便宜上 6FQ7 の両ユニットは同じ特性であると考え、動作ポイントをプレート電圧 100V、プレート電流 2.4mA とします。上図に引いた赤色のラインが DC 直流負荷（プレート負荷 33kΩ）で考えたロードラインで、青色のラインが AC 交流負荷（33kΩ と次段グリッド抵抗 510kΩ の合成抵抗値である 31.0kΩ）で考えたロードラインになります。初段に DC アンバランスがない場合、6FQ7 のユニット A, B のバイアスが等しくなるため、A, B の動作ポイントは同じ位置（上図の赤丸）になります。
初段に DC アンバランスがあると、ドライバ段のユニット A, B の間でバイアスのずれが生じるため、A, B の動作ポイントは一致しなくなります。ユニット A, B の動作ポイントは直流負荷の赤いロードライン上で両者のバランスが取れる位置にスライドするので、バイアスが深いユニット A の動作ポイントはグラフの右下方向に、バイアスが浅いユニット B の動作ポイントはグラフの左上方向に移動します。
実機同様に 6FQ7 のユニット間で ±0.1mA ずつのずれが生じたとすると、ユニット A の動作ポイントはプレート電圧 103.3V、プレート電流 2.3mA になります。一方のユニット B はプレート電圧 96.7V、プレート電流 2.5mA になります。
さらに、6FQ7 のユニット A, B それぞれに対して交流負荷 31.0kΩ のロードラインを引いた結果が上図になります……が、見ての通り A と B のロードラインはほとんど重なってしまいました。ユニット A のロードラインはグラフの縦軸 5.63mA と横軸 174.6V を結ぶ直線で、ユニット B のロードラインはグラフの縦軸 5.62mA と横軸 174.2V を結ぶ直線なのですから、両者の違いは誤差のようなものです。唯一の違いは、A と B の動作ポイントが違うくらいです。
つまり、ドライバ段 6FQ7 の A の動作ポイントにおける直線性と、B の動作ポイントにおける直線性に差がなければ、ドライバ段の増幅は初段の DC アンバランスの影響を受けない、ということです。これで、ようやく歪み率が悪化しない理由が納得できるレベルで解釈できるようになったと思います。
どうやら、初段の DC バランスを神経質なまでに（1% 程度の精度で）取る必要性はなさそうです。本機では設計段階から初段の共通ソースに DC バランス調整用のボリュームを入れていましたが、初段 FET の Idss が 2～3% 程度の精度で取れていれば DC 調整用のボリュームは不要です。
それでも、各段の DC バランスが取れていないと精神衛生上よろしくない、と言う人はいるかもしれませんけどね……
いや、むしろ FET のペア取りの制約が緩くなって、今まで「使えない」と思っていた FET が使える可能性が出てくるのですから、ディスクリートの半導体部品の入手が難しくなりつつある現状を踏まえれば、むしろ喜ぶできなのでしょう。
ドライバ段以外に副作用があるとすると、初段 FET の DC バランスが崩れるということは一方の FET のバイアスが浅くなるということなので、最大出力時のクリッピングが早くなるかもしれません。とはいえ、影響度は微々たるものだと思いますが。なお、本実験については、主観によって評価がブレることを避けたため試聴比較は行っておりません。
また、本ページは３段構成の全段差動プッシュプルについての考察となります。拙作 ECC99 全段差動や Mini Watters で取り上げられている初段 FET ＋ 双三極管を出力管とする全段差動プッシュプルアンプでは、出力トランスの DC バランスを取るために初段 FET の共通ソースの半固定抵抗は必須であり、双三極管のばらつきを補正する目的であるため初段 FET の Idss がなるべく揃っている方が個々の真空管のばらつきに対応しやすいと考えます。
初段の DC アンバランスがどこまで許容されるかはケースバイケースなところがあるとは思いますが、機会があればアンバランス 10% 以上のケースも含めてまた実験したいと思います。